[공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계 > 시험자료

본문 바로가기


시험자료

[공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계

페이지 정보

작성일18-05-17 10:56

본문




Download : [공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계.hwp





기본적인 4비트 병렬 가산기는 4개의 전가산기로 구성된다.
2. 설계 내용

▼ 설계 방법
4비트 가산기는 비트 단위의 Adder 4개를 병렬로 합쳐 놓은 것으로 단위 Adder를 먼저 설계한 후 컴포넌트문을 사용한 구조적 표현으로 코딩할 수 있다

▼ Bit Adder의 코드 내용
LIBRARY ieee; USE ieee.std_logic_1164.all; Library와 Package선언

ENTITY bitadder IS
PORT (A1, B1, CIN : IN std_logic;
COUT, SUM1 : OUT std_logic); 입출력 포트 선언
END bitadder;

ARCHITECTURE sample OF bitadder IS
SIGNAL S1, S2, S3 : std_logic; 신호 선언
BEGIN
S1 `= A1 XOR B1;
S2 `= A1 AND B1;
S3 `= CIN AND s1;
SUM1 `= S1 XOR CIN; BIt Adder의 논리회로대로 각 신호와 연산자를 이용해
COUT `= S2 OR S3; reference(자료)흐름적으로 표현
END sample;

` Bit Adder의 결과 시뮬레이션 `
▼ 4-Bit Adder의 코드 내용

LIBRARY ieee; USE ieee.std_logic_1164.all;

ENTITY adder4 IS
PORT (A…(省略) 1, B1, A2, B2, A3, B3, A4, B4 : in std_logic; 2개의 입력포트 선언
CIN : in std_logic; Input Carry
COUT : out std_logic; Output Carry
SUM : out std_logic_vector(4 downto 1));
END adder4; 내림차순으로 4개의 SUM 출력 포트 선언

ARCHITECTURE sample OF adder4 IS
SIGNAL carry1, carry2, carry3 : std_logic;
4개의 Bit Adder 사이에 있는 3개의 출력캐리신호를 선언
첫 번째 출력캐리가 다음 가산기의 입력캐리가 된다
component bitadder port (A1, B1, CIN : IN std_logic;
COUT, SUM1 : OUT std_logic);
END component; 컴포넌트의 Bit Adder 내부신호포트 선언

BEGIN 컴포넌트 사례(instance)화문
add1 : bitadder port map (A1, B1, CIN, carry1, SUM(1));
add2 : bitadder port map (A2, B2, carry1, carry2, SUM(2));
add3 : bitadder port map (A3, B3, carry2, carry3, SUM(3));
add4 : bitadder port map (A4, B4, carry3, COUT, SUM(4));
END sample; 형식 매개변수와 실제 매개변수가 순차적으로 연결된다

3. 설계 결과

A4 A3 A2 A1 = 1100
+
B4 B3 B2 B1 = 1100

CIN = 0
카운터 입력신호와 입력 캐리





[공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계


[공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_01_.gif [공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_02_.gif [공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_03_.gif [공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_04_.gif [공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_05_.gif [공학]%20복잡한%20회로%20설계%20-%20[VHDL]%204비트%20가산기%20설계_hwp_06_.gif





설명


순서
다.
두 개의 입력 신호는 , 로 주어지며, 각 가산기의 캐리 출력은 다음 상위 가산기의 캐리 입력이 된다. 예를 들어 1xxx + 1100 = 1xxx1이다.


[공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계 , [공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계공학기술레포트 , 공학 복잡한 회로 설계 VHDL 비트 가산기 설계
[공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계

공학,복잡한,회로,설계,VHDL,비트,가산기,설계,공학기술,레포트

Download : [공학] 복잡한 회로 설계 - [VHDL] 4비트 가산기 설계.hwp( 21 )



레포트/공학기술

DESIGN
REPORT

복잡한 회로 설계

- 4비트 가산기 -
과 목 :

학 과 :

학 번 :

이 름 :

제출일자:



1. 4bit Adder introduce


4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다.

시험자료 목록

게시물 검색


해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.
360vr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.

Copyright © 360vr.kr All rights reserved.
상단으로
모바일 버전으로 보기